教职员工

当前位置 :首页>教职员工

毛伟

研究副教授
个人简介

个人主页

毛伟博士于2011年获得东南大学学士学位,于2017年获得新加坡国立大学博士学位。2017年至2019年在华为海思任设计工程师,从事5G通信芯片设计与量产工作。2019年加入南方科技大学深港微电子学院任研究助理教授,硕士生导师,2022年晋升为研究副教授。现担任IEEE电路与系统协会深圳分会副主席、中国计算机学会集成电路设计专业委员会执行委员和深圳国家高技术产业创新中心评审专家等社会职务。
毛伟博士长期从事人工智能芯片和数模混合信号芯片设计和研究工作。目前累计发表国际期刊会议文章近40篇,包括期刊论文17篇,含IEEE JETCAS、TCAS-I、TCAS-II、TVLSI、TPE和TBioCAS等国际顶尖期刊,书刊2部。相关国际国内发明专利20项,华为共同专利1项。并先后担任ISICAS、APCCAS、PrimeAsia组织委员会成员,任TCAS-I、TCAS-II、TVLSI、TBioCAS和中国科学等国内外期刊审稿人。

招聘信息
课题组常年招聘博士后、科研助理,招收博士生、硕士生、本科实习生,有意应聘者请将简历发送至以下邮箱。

联系方式:maow@sustech.edu.cn
教育经历

2012–2017, 新加坡国立大学,集成电路设计,博士
2007–2011, 东南大学,电子科学与技术,学士

工作经历

2022.09-至今, 南方科技大学,研究副教授
2019.12-2022.08,南方科技大学,研究助理教授
2017.09-2019.12,海思半导体有限公司,设计工程师
2016.07-2017.07, 新加坡国立大学,研究工程师

研究简介

人工智能芯片设计:
存算一体边缘计算芯片,AI处理器软硬协同设计。
混合信号芯片设计:
高速高精度数据转换器,低功耗模拟电路与系统。

研究项目:
1. 科技部国家重点研发计划:基于神经架构搜索(NAS)的模拟阻态阻变存储 AI 加速器设计,在研;
2. 广东省重点领域研发计划项目:模拟或数模混合集成电路芯片设计的EDA技术创新与应用,在研;
3. 深圳市海外高层次人才团队项目:X-Edge: 基于网络搜索优化高通量低功耗RISC-V边缘智能芯片,在研;
4. 深圳市科创委技术攻关面上项目: 轨道交通巡检关键技术研究,在研;
5. 大疆企业合作项目:高能效模拟卷积存算设计研究(CIM),结题;
6. 华为企业合作项目:55nm eFlash模拟计算单元设计与验证项目,结题;
7. 华为企业合作项目:AI加法树低功耗设计技术合作项目,结题。

所获荣誉

2021年,第五届全国大学生集成电路创新创业大赛优秀指导老师(国家级赛事)
2021年,第五届全国大学生集成电路创新创业大赛分赛区优秀组织奖
2021年,华为公司“智能基座”华为云与计算先锋教师
2021年,IEEE CASS Shanghai and Shenzhen Joint Workshop Best Presentation Award
2021年,IEEE CAS Society Reginal Chapter of the Year Award (协会亚太地区最高奖项)
2021年,深圳市海外高层次人才团队(孔雀计划团队)核心成员
2020年,第十届吴文俊人工智能科学技术奖专项奖芯片项目二等奖(中国智能科学技术最高奖项)
2019年,海思创新与技术突破奖
2019年,海思关键技术与平台部芯星奖
2018年,深圳市龙岗区深龙英才
2018年,深圳市孔雀计划海外高层次人才

代表文章

期刊文章(第一作者或通讯作者):
1. Dingbang Liu, Haoxiang Zhou, Wei Mao*, Jun Liu, Yuliang Han, Changhai Man, Qiuping Wu, Mingqiang Huang, Shaobo Luo, Mingsong Lv, Quan Chen, and Hao Yu, “An Energy-Efficient Mixed-Bit CNN Accelerator with Column Parallel Readout for ReRAM-based In-memory Computing,” IEEE Journal on Emerging and Selected Topics in Circuits and Systems, 2022.
2. Wei Mao, Liuyao Dai, Kai Li, Quan Cheng, Yuhang Wang, Laimin Du, Shaobo Luo, Mingqiang Huang and Hao Yu, “An Energy-Efficient Multiple-Precision Systolic Accelerator for NAS-based Deep Learning on Edge,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., 2022.
3. Kai Li, Wei Mao*, Junzhuo Zhou, Boyu Li, Zhengke Yang, Shuxing Yang, Laimin Du, Sixiao Huang and Hao Yu, “A Vector Systolic Accelerator for Multi-Precision Floating-Point High-Performance Computing,” IEEE Trans. Circuits Syst. II, vol. 69, no. 10, pp. 4123-4127, Oct. 2022.
4. Wei Mao, Kai Li, Quan Cheng, Liuyao Dai, Boyu Li, He Li, Longyang Lin and Hao Yu, “A Configurable Floating-Point Multiple-Precision Processing Element for HPC and AI Converged Computing,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 30, no. 2, pp. 213-226, Feb. 2022.
5. Xiaohao Ma, Ruiheng Peng, Wei Mao*, Yuanjing Lin and Hao Yu, “Recent Advances in Ion-Sensitive Field-Effect Transistors for Biosensing Applications,” Electrochemical Science Advances, Feb. 2022.
6. Wei Mao, Yongfu Li, Chunhuat Heng and Yong Lian, “A Low Power 12-bit 1-kS/s SAR ADC for Biomedical Signal Processing,” IEEE Trans. Circuits Syst. I, vol. 66, no. 2, pp. 477-488, Feb. 2019.
7. Wei Mao, Yongfu Li, Chunhuat Heng and Yong Lian, “High Dynamic Performance Current-Steering DAC Design with Nested-Segment Structure,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 26, no. 5, pp. 995-999, May 2018.
8. Wei Mao, Yongfu Li, Chunhuat Heng and Yong Lian, “An Area Efficient Non-Fractional Binary-Weighted Split-Capacitive-Array DAC for Successive-Approximation-Register ADC,” IET Electronics Letters, vol. 53, no. 7, pp. 452-454, Mar. 2017.

会议文章(第一作者或通讯作者):
1. Dingbang Liu, Wei Mao*, Haoxiang Zhou, Jun Liu, Haiqiao Hong and Hao Yu, “An Energy-Efficient Mixed-Bit CNN Accelerator with Fully Parallel Readout for ReRAM-based In-memory Computing,” Proc. IEEE Asia Pacific Conf. Circuits Syst. (APCCAS), Nov. 2022.
2. Kai Li, Junzhuo Zhou, Boyu Li, Shuxing Yang, Sixiao Huang, Shaobo Luo, Wei Mao* and Hao Yu, “A Vector Systolic Accelerator for Multi-Precision Floating-Point High-Performance Computing,” IEEE International Conference on Artificial Intelligence Circuits and Systems (AICAS), Jun. 2022.
3. Wei Mao, Kai Li, Xinang Xie, Shirui Zhao, He Li and Hao Yu, “A Reconfigurable Multiple-Precision Floating-Point Dot Product Unit for High-Performance Computing,” ACM/IEEE Design Automation and Test Conference in Europe (DATE), Feb. 2021.
4. Wei Mao, Zhihua Xiao, Peng Xu, Hongwei Ren, Dingbang Liu, Shirui Zhao, Fengwei An and Hao Yu, “Energy-Efficient Machine Learning Accelerator for Binary Neural Networks,” Proc. ACM Great Lakes Symposium on VLSI (GLSVLSI), pp. 77-82, Sept. 2020.
5. Wei Mao, Yongfu Li, Chunhuat Heng and Yong Lian, “Zero-Bias True Random Number Generator using LFSR-Based Scrambler,” Proc. IEEE Int. Symp. Circuits Syst. (ISCAS), pp. 1-4, May 2017.
6. Wei Mao, Yongfu Li, Chunhuat Heng and Yong Lian, “Dynamic Mapping Method for Static and Dynamic Performance Improvement on Current-Steering Digital-to-Analog Converter,” Proc. IEEE Asia Pacific Conf. Circuits Syst. (APCCAS), pp. 336-339, Oct. 2016.

书刊:
1. Juzhe Li, Xu Liu, Wei Mao, Tao Chen and Hao Yu, “Advances in Neural Recording and Stimulation Integrated Circuits”, Chapter in Microelectronic Implants for Central and Peripheral Nervous System: Overview of Circuit and System Technology, Morris (Ming-Dou) Ker, Takashi Tokuda and Alexandre Schmid (Editors), Frontiers in Neuroscience, pp. 131-145, Dec. 2021. (ISBN 978-2-88974-023-9)
2. 余浩, 乔飞, 毛伟, 刘哲宇, 李钦, 许晗, 刘定邦, 李书玮, “智能感知的边缘计算芯片的研究进展与发展趋势”, CCF 2020-2021中国计算机科学技术发展报告, 中国计算机学会 (主编), 机械工业出版社, pp. 60-87, Oct. 2021. (ISBN 978-7-111-69379-6)

国际发明专利:
1. 一种基于脉动阵列的多精度加速器及其数据处理方法. 专利号:PCT/CN2021/136638(第一发明人)
2. 一种适用于多精度计算的可重构浮点乘加运算单元及方法. 专利号:PCT/CN2021/131745(第一发明人)
3. 一种适用于混合精度神经网络的定点乘加运算单元及方法. 专利号:PCT/CN2021/131800(第一发明人)
4. 一种浮点数计算电路以及浮点数计算方法. 专利号:PCT/CN2021/115811(华为共同专利,第一发明人)
5. 一种循环神经网络精度和分解秩的自动搜索方法和装置. 专利号:PCT/CN2020/141379

国内发明专利:
1. 一种适用于非易失性存储器存算一体阵列的运算单元. 专利号:202210999390.2(第一发明人)
2. 一种基于脉动阵列的多精度加速器及其数据处理方法. 专利号:202111420664.X(第一发明人)
3. 一种通过NAS设计神经网络的方法、装置和系统. 专利号:202010936265.8(第一发明人)
4. 基于NAS搜索的混合精度时空复用乘法器及其控制方法. 专利号:202010789241.4(第一发明人)
5. 基于权重预编码的稀疏卷积神经网络加速器和计算设备. 专利号:202210963479.3
6. 适用于多精度神经网络的精度无损存算一体装置及方法. 专利号:202210227427.X
7. 适用于多精度神经网络的存算一体架构脉动阵列设计方法. 专利号:202110988635.7
8. 基于TVM面向RISC-V设备的神经网络编译方法. 专利号:202110839231.1
9. 一种用于混合精度神经网络计算的可重构脉动阵列系统. 专利号:2021101735151
10. 一种适用于混合精度神经网络的定点乘加运算单元及方法. 专利号:2021101789927
11. 一种适用于多精度计算的可重构浮点乘加运算单元及方法. 专利号:2021101789842
12. 一种循环神经网络精度和分解秩的自动搜索方法和装置. 专利号:202080003956.0
13. 一种混合精度神经网络的可微分搜索方法和装置. 专利号:202011249481.1
14. 一种新型反转结构螺旋天线. 专利号:202010412284.0
15. 一种基于平面表面等离子激元的慢波结构. 专利号:202010400879.4

学生指导:
全国大学生集成电路创新创业大赛
2021年芯来RISC-V杯:基于蜂鸟E203 RISC-V处理器内核的SoC设计(国家三等奖)
2021年Digilent杯:基于FPGA开源软核处理器的硬件加速智能系统设计(国家三等奖)

大学生创新创业训练计划项目
2021年面向高性能计算的可重构浮点脉动处理器设计(省级)
2021年流水线结构优化的多精度神经网络加速器(校级)

广东省科技创新战略专项资金(“攀登计划”)项目
2022年基于可重构架构的高性能计算处理器芯片设计(省级)
2021年基于 Chisel 敏捷设计的高能效边缘智能芯片(校级)