科研聚焦|南科大深港微电子学院林龙扬课题组在人工智能芯片设计领域取得新进展

2025-05-01 科研聚焦 浏览量：248

近日，南方科技大学深港微电子学院林龙扬课题组在人工智能芯片设计领域取得重要突破，相关研究成果 “A 22nm 29.3TOPS/W End-to-End CIM-Utilization-Aware Accelerator with Reconfigurable 4D-CIM Mapping and Adaptive Feature Reuse for Diverse CNNs and Transformers” 于2025年4月13-16日在美国波士顿举行的专用集成电路会议（IEEE Custom Integrated Circuits Conference，CICC）上报告。此项成果同时入选2025年ISSCC的学生科研前瞻单元（Student Research Preview），并在ISSCC会议期间进行了现场芯片演示，展现了该芯片的优异性能。该论文的第一作者为深港微电子学院2022级博士生王瑾，通讯作者为林龙扬助理教授，第一单位为南方科技大学。

近年来，存内计算（Compute-in-Memory，CIM）凭借其固有的高并行计算能力和原位数据处理的独特优势，在能效比和面积效率方面展现出显著优势，已成为人工智能加速领域最具发展潜力的技术路线之一。然而，面对卷积神经网络（CNN）与Transformer等快速演进的多样化神经网络架构，现有CIM硬件在支持异构算子时仍面临严峻挑战（如图1所示），具体表现为：首先，固定并行度的CIM阵列难以适配多样化算子的计算模式，导致计算资源利用率低下；其次，现有架构缺乏针对不同访存特征的动态数据重用机制，片外数据搬运成为制约性能和能效的主要瓶颈；最后，对softmax、层归一化等关键向量算子的优化不足，严重影响端到端推理效率。

图1. 面向多种CNN和Transformer网络时所需要的挑战

针对上述挑战，本研究提出了一种创新的动态可重构存算一体加速芯片架构，其核心创新体现在三个方面（如图2所示）：第一，设计了四维可重构CIM处理单元，通过支持四个维度的动态并行度调整，实现了最高达2.6倍的硬件利用率提升；第二，构建了编译器指导的智能存储体系，采用全局缓存与寄存器协同的层次化数据复用策略，通过动态配置读写模式，使不同访存特征的算子都能获得最优的数据重用效率；第三，开发了算法-架构协同优化的向量处理引擎，创新性地采用两阶段在线计算算法替代传统三阶段流程，结合流水线并行化设计，将softmax和层归一化等关键算子的计算通量提升59%。

图2. 针对上述挑战本文提出的解决方案

图3展示了基于22nm工艺流片的芯片实现细节及整体架构。实测结果表明，该芯片在运行VGG-16、ResNet-50和BERT等典型网络时，CIM利用率达到88.9%-99.7%，系统能效最高达29.3TOPS/W，显著优于现有CIM专用加速器方案。这些突破性成果为构建高效通用的AI加速平台提供了重要的理论依据和工程实践参考。

本研究工作得到了国家自然科学基金、广东省基础与应用基础研究基金、以及存厚科技有限公司的支持。

图3. 基于22nm工艺流片的芯片实现细节及整体架构

论文信息如下：

[1] J. Wang, M. Lou, Z. Yang, R. Peng, H. Li, W. Dong, H. Lyu, Y. Li, J. Li, H. Yu, J. Yoo and L. Lin, "A 22nm 29.3TOPS/W End-to-End CIM-Utilization-Aware Accelerator with Reconfigurable 4D-CIM Mapping and Adaptive Feature Reuse for Diverse CNNs and Transformers", 2025 IEEE Custom Integrated Circuits Conference (CICC), Boston, MA, USA, 2025.

关于CICC

IEEE专用集成电路会议（CICC）是集成电路设计领域的顶级会议之一，由IEEE固态电路协会（Solid-State Circuits Society）主办，IEEE 电子器件协会（Electron Devices Society）协办，是集成电路设计新技术讨论以及与同行、作者和行业专家建立联系的极具影响力的会议。CICC会议期间将展示首次发表的具有原创性的技术成果，以及能解决实际工程问题的创新电路技术，涉及模拟电路技术、生物医疗电路技术与应用、数据转换器、数字电路与片上系统、人工智能处理器、电源管理、硬件安全、无线与射频技术、有线与光通信技术等集成电路领域的前沿研究方向。