南科大深港微电子学院潘权团队在国际顶级会议2024 VLSI Symposium上发表多篇学术成果

2024-08-07 科研聚焦 浏览量：1773

近日，2024 年VLSI Symposium在夏威夷州檀香山市Hilton Hawaiian Village酒店举行。该研讨会展示了最新的VLSI技术成果、创新的电路设计及其支持的应用，如人工智能、机器学习、物联网、可穿戴/可植入生物医学应用、大数据、云/边缘计算、虚拟现实(VR)/增强现实(AR)、机器人和自动驾驶汽车。南科大深港微电子学院潘权课题组在2024 年VLSI Symposium上发表了两篇论文。论文1“A 2×56 Gb/s Single-Ended Orthogonal PAM-7 Transceiver with Encoder-Based Channel-Independent Crosstalk Cancellation in 28-nm CMOS”和论文2“A 2×112 Gb/s 0.34 pJ/b/lane Single-Ended PAM4 Receiver with Multi-Order Crosstalk Cancellation and Signal Reutilization Technique in 28-nm CMOS”。该论文1第一作者为2021级博士生程旭旭，论文2第一作者为2020级博士生钟立平，潘权教授为两篇论文的唯一通讯作者，南科大深港微电子学院为上述论文的唯一单位，两篇论文都得到了国家自然科学基金和国家重点研发计划经费的支持。

论文1： 2×56 Gb/s单端正交七电平脉冲幅度调制串扰消除收发机[1]

有线通信对数据速率的需求不断增长，加速了采用各种信令方案的高通量解决方案的开发。其中，单端多输入多输出（SE-MIMO）方案已成为一个有吸引力的选择。通过在传统的差分链路上传输两个单端PAM-4信号可以使吞吐量翻倍，放松对无源链路的要求。然而，单端PAM-4信号对紧密耦合信道中的串扰高度敏感，PAM-4 信令的串扰消除（XTC） 仍然具有挑战性。传统串扰消除技术在消除串扰时，存在对信道依赖性或分辨率有限的问题。因此，PAM-4信令需要精心设计的XTC方案来适应SE-MIMO场景。基于编码器的串扰消除（EB-XTC）方案将两路不相关的信号转换为两个正交信号，以实现无信道依赖性的串扰。然而，当EB-XTC应用于PAM-4信号时，通道中传输的信号电压电平数量会增加，因此需要优化输出信号的线性度和信噪比（SNR）。本文提出一种2×56 Gb/s单端收发器（TRX），该收发器在PAM-4信号上采用EB-XTC方案合成正交PAM-7信号，从而实现与通道无关的无串扰链路。

图1. (a) 芯片照片；(b) 芯片眼图测试结果

论文2：2×112 Gb/s 0.34pJ/b单端四电平脉冲幅度调制串扰消除接收器[2]

对高性能数据中心日益增长的需求推动有线背板收发器（TRX）实现更高的数据传输速率，最高可达224 Gb/s。实现这一目标的一个可行方案是在一对差分线路上采用两个单端信号。然而，由于串扰，特别是中长距离背板链路中连接器和封装产生的远端串扰（FEXT），单端TRX面临着巨大的挑战。先前的串扰消除（XTC）工作消除了FEXT。然而，最高接收器（RX）数据速率仅为50 Gb/s/lane。在更高的数据速率下，XTC TRX面临着严峻的挑战。首先，随着频率的增加，FEXT模型与实际FEXT行为之间存在偏差。因此，基于先前FEXT模型的传统XTC方案无法完全消除FEXT。此外，随着工作频率的飙升，TRX会出现严重的符号间干扰（ISI）噪声。严重的ISI噪声带来的过高均衡要求导致功耗和电路复杂性的增加。本文提出了一个准确的FEXT模型，以揭示高频率下错综复杂的FEXT 行为。利用该模型，提出了新型串扰消除和信号再利用技术，以消除严重的FEXT，并提供额外的提升来补偿信道插入损耗（IL）。该单端串扰消除和信号再利用PAM4 接收机采用28-nm CMOS实现了高达2×112 Gb/s的工作速率，功率效率为0.34 pJ/b。

图2. (a) 芯片照片及功耗分布；(b)芯片误码率测试结果

VLSI Symposium是与ISSCC、IEDM齐名的集成电路与半导体领域最高级别会议，每年都吸引着国际半导体业界和学术界的顶尖研究成果发表。该会议是由IEEE Solid-State Circuits Society, IEEE Electron Devices Society以及Japan Society of Applied Physics共同举办的高水平、高质量、高影响力的集成电路领域国际学术会议，每年轮流在美国和日本举办，汇集了来自工业界、学术界和政府机构的专家、学者参加，是展现和讨论集成电路与半导体领域前沿技术的重要平台，具有广泛的影响力。

VLSI论文信息如下：

[1] X. Cheng, H. Wu, L. Zhong, W. Wu, and Q. Pan*, "A 2×56 Gb/s Single-Ended Orthogonal PAM-7 Transceiver with Encoder-Based Channel-Independent Crosstalk Cancellation in 28-nm CMOS," in IEEE Symp. VLSI Circuits, Hawaii, USA, 2024.

[2] L. Zhong, Y. Zhang, X. Luo, H. Wu, X. Cheng, W. Wu, Z. Li, and Q. Pan*, "A 2×112 Gb/s 0.34 pJ/b/lane Single-Ended PAM4 Receiver with Multi-Order Crosstalk Cancellation and Signal Reutilization Technique in 28-nm CMOS," in IEEE Symp. VLSI Circuits, Hawaii, USA, 2024.