深港微电子学院团队在高能效人工智能芯片领域取得多项研究成果

科研聚焦

当前位置 :首页>新闻动态

深港微电子学院团队在高能效人工智能芯片领域取得多项研究成果

2022-10-30 科研聚焦浏览量：18772

近日，南方科技大学深港微电子学院教授余浩带领团队（研究副教授毛伟，博士生李凯、刘定邦等）重点研究人工智能和高性能集成电路设计，形成一系列自研IP，并取得多项国际领先的研究成果。其研究成果对解决“卡脖子”关键技术难题，突破“后摩尔时代”芯片算力和功耗瓶颈具有重要意义。

在面向边缘计算（Edge-Computing）处理芯片方向，团队提出混合精度深度学习芯片设计，通过网络架构自动化搜索（NAS）优化，在28 nm CMOS工艺下最高可以实现了40.69TOPS/W的能效，相关成果发表在IEEE电路系统知名期刊IEEE Transactions on Very Large Scale Integration (VLSI) Systems [1]。毛伟为论文第一作者，余浩为通讯作者，南科大为论文第一单位。该工作得到国家自然基金重点项目支持。同时结合结构化稀疏与矢量脉动架构，在FPGA平台最高可以达到2863.29 GOPS的通量性能，相关成果发表在IEEE电路系统知名期刊IEEE Transactions on Circuits and Systems I [2]。访问学者、副研究员黄明强为论文第一作者，余浩为通讯作者，南科大为论文第一单位。该工作得到国自然重点项目支持。

图1: 面向边缘计算混合精度人工智能芯片

在面向高性能计算（High-Performance Computing）加速芯片方向，团队提出面向HPC+AI 浮点多精度计算系统，可以支持浮点半精度FP16到双精度FP64的计算需求，通过基于多精度并行处理单元，实现精度融合和高效数据运算，针对分段优化实现提出基于最小冗余硬件和冗余操作的分析方法，实现硬件利用率最大化。相关成果发表在IEEE电路系统知名期刊IEEE Transactions on Very Large Scale Integration (VLSI) Systems [3]。毛伟为论文第一作者，余浩为通讯作者，南科大为论文第一单位。该工作得到深圳市高层次人才孔雀团队项目支持。并通过向量脉动加速器系统架构，提升数据复用率以及数据传输效率。在28 nm CMOS工艺下,面向高性能计算和人工智能算法应用，主频可以达到1.351GHz，最高可以实现了1193GLOPS/W的能效。相关成果发表在IEEE电路系统知名期刊IEEE Transactions on Circuits and Systems II [4]。深港微电子学院2021级博士生李凯为论文第一作者，余浩、毛伟为共同通讯作者，南科大为论文第一单位。该工作得到国自然重点项目支持。

图2: 面向HPC+AI 浮点多精度向量脉动加速器

在在基于非失性器件忆阻器（ReRAM）的存算一体阵列设计方向，团队针对常规ReRAM存算一体阵列广泛存在的瓶颈问题包括单元参数失配大、行列运算并行度低和周边电路功耗大等瓶颈问题，分别提出采用比例电阻饱和放大、电荷累加式输出和基于网络特性电路优化的设计方案，实现适用于网络稀疏优化的全并行多精度高能效存算一体加速器。该加速器可以实现最高能效2490.32TOPS/W，针对NAS优化的ResNet-18网络推理，该加速器可以达到479.37TOPS/W的平均能效性能。相关成果发表在IEEE电路系统知名期刊IEEE Journal on Emerging and Selected Topics in Circuits and Systems上 [5]。深港微电子学院2020级博士生刘定邦为论文第一作者，余浩、毛伟为共同通讯作者，南科大为论文第一单位。该工作得到科技部国家重点研发项目支持。

图3: 高通量高能效全并行存算一体阵列

同时余浩在英国工程技术学会（IET，The Institution of Engineering and Technology）出版社，出版英文专著《ReRAM-based Machine Learning》 [6]。专著主要综述最新基于忆阻器（ReRAM）做存内计算的研究进展。专著首先介绍了忆阻器器件模型及仿真方法，然后设计了基于忆阻器器件的逻辑计算电路，提出了适合存内计算架构的分布式计算的忆阻器加速器设计，同时提出了适合忆阻器加速器计算的二值化机器学习算法。并给出了具体大规模神经网络（ResNet）计算模型及压缩感知计算模型在忆阻器加速器上的映射实现，为未来基于忆阻器计算的范式提出了具体实现参考路线。本书的出版丰富了微电子专业学生的培养，同时是从事计算领域的研究人员了解现代AI硬件设计相关器件，系统及算法的重要参考文献。